이진행렬에서 CMOS로 활용

평직의 이진 행렬은 평직 방식으로 직조된 그믈망(또는 직물)의 구조를 수학적으로 표현한 것입니다.

 

이진행렬을 주로 사용하는 곳은 컴퓨터공학인데 반도체에서도 쓰입니다. 

기본적인 회로 논리 연산AND, OR, NOT, XOR

 

CMOS 논리 게이트는 P형(PMOS)과 N형(NMOS) 트랜지스터를 조합하여 만듭니다. 즉, 두 가지 종류의 트랜지스터(PMOS, NMOS)를 회로적으로 결합하여 0과 1을 처리하는 방식입니다. P형(PMOS)과 N형(NMOS) 트랜지스터를 "2가지 방식"으로 만들어서 조합한다. CMOS 회로는 "한쪽이 켜지면 다른 쪽은 꺼지는" 방식으로 동작한다.논리 게이트는 PMOS와 NMOS를 병렬/직렬 조합하여 만든다. 기본적인 NOT, NAND, NOR 회로를 조합하면 더 복잡한 회로(AND, OR, XOR 등)도 만들 수 있다.

 

********************************************************************************

NMOS는 접지에 드레인 연결되어서 게이트에 전압이 흐르면 소스에서 드레인으로 전류가 흘러서 접지로 흘러 들어가 0(낮은전압)이 된다.

 

왜 NMOS는 GND 쪽에 배치되는가?

 

NMOS는 1을 잘 전달하지 못하고, 0을 잘 전달합니다. 따라서, NMOS는 GND 쪽에 배치되어 출력이 0이 되도록 합니다. 반대로, PMOS는 0을 잘 전달하지 못하고, 1을 잘 전달하므로 VDD 쪽에 배치됩니다.

 

NMOS(GND,접지)는 0
PMOS(VDD,전원)는 1

 

출력이 1(VDD)이 되는 경우
PMOS가 켜지고, NMOS가 꺼집니다.
출력은 VDD에 연결되어 1이 됩니다.

 

출력이 0(GND)이 되는 경우
NMOS가 켜지고, PMOS가 꺼집니다.
출력은 GND에 연결되어 0이 됩니다.

1과 0은 드레인의 GND와 VDD에 배치에 따라 결정된다.

 

PMOS에 전압이 인가되면 전류가 왜 흐르지 않게 되는가?

 

PMOS의 채널 형성은 게이트 전압과 기판의 도핑 타입에 의해 결정됩니다.

낮은 전압(0)이 인가될 때 게이트에 낮은 전압이 인가되면, 게이트와 N형 기판 사이에 음의 전기장이 형성됩니다. 이 전기장은 N형 기판의 자유 전자를 게이트 쪽으로 끌어당기고, 홀(Hole)이 채널에 형성됩니다. 이 홀은 P형 소스와 드레인을 연결하여 전류가 흐르게 합니다.

 

높은 전압(1)이 인가될 때 게이트에 높은 전압이 인가되면, 게이트와 N형 기판 사이에 양의 전기장이 형성됩니다. 이 전기장은 N형 기판의 자유 전자를 기판 쪽으로 밀어내고, 채널이 끊어집니다.따라서, 전류가 흐르지 않습니다.

NMOS와 PMOS 트랜지스터는 도핑(Doping)이라는 공정을 통해 N형 또는 P형 반도체로 변환됩니다.

NMOS(인 이나 비소 도핑)
PMOS(붕소 나 갈륨 도핑)